CXL，新蓝海！

回溯其成长进程，CXL是由英特尔于2019年3月在Interconnect Day 2019上推出的一种开放性互联和谈。

图片起原：英特尔

CXL的方针旨在实现较量、内存和存储资源的动态分派，经由在CPU和加快器之间供应共享内存的高速通道，使得这些设备能够更有效地一路工作，提高数据中心的机能和效率。

实际上，早在二十年前，英特尔就发布了一种庖代PCI总线的第三代I/O手艺，也就是我们如今常说的PCI-e（PCI Express）。凭借高机能、高扩展性、高靠得住性及超卓的兼容性，PCIe几乎庖代了以往所有的内部总线，成为其时众望所归的将来手艺尺度。

但在现在的大数据时代，跟着云较量、人工智能、高机能较量等手艺的成长，处理器的算力络续地在提高，处理器的焦点数也越来越多，这也鞭策了对内存大容量、高带宽的需求。一方面需要更大容量的内存，一方面又需要高带宽的内存接见能力，若何增加内存的带宽和容量，成为行业挑战。

对此，PCIe已经起头显现后继无力的现象，无法成为CPU、GPU、FPGA以及其他AI较量设备之间沟通的最佳说话。为了达到最佳的较量结果，分歧的较量设备亟需“一种新说话”。

在CXL之前就有以IBM牵头的OpenCAPI，ARM为代表支撑的CCIX，AMD等支撑的GenZ和Nvidia自行提出的Nvlink等多种和谈。但英特尔推出的CXL手艺尺度再次杀出重围，获得了半导体行业大多数买家的支撑，起头越来越热。

CXL和谈是革命性的成长。

据认识，CXL 1.0/1.1规范界说了CXL.io、CXL.cache和CXL.memory三种和谈：

• CXL.io：这种模式能够将内存扩展到外部设备，使得数据的传输速度更快。CXL.io经由PCIe总线保持CPU和外部设备，如许CPU就能够与外部设备共享内存，而且能够直接接见外部设备的I/O资源；

• CXL.cache：这种模式能够经由将内存缓存到外部设备中来提高机能。CXL.cache模式许可CPU在内陆缓存中保留最常用的数据，而将不常用的数据留存在外部设备中。如许能够削减内存接见时间，提高整系统统机能；

• CXL.memory：该和谈使主机（例如处理器）可以使用加载/存储号令接见设备保持的内存。该模式能够将外部设备作为主内存使用，从而实现更大的内存容量。

这三个和谈配合促进了较量设备之间内存资源的一致共享。

同时，这些和谈支撑三种分歧的CXL设备类型。

凭借CXL在 CPU 和设备（例如加快器、内存扩展和持久内存设备）之间的高带宽和低延迟缓存一致性保持，CXL有或者重塑数据中心内存的机能、可扩展性和天真性。经由解决AI/ML应用法式面临的常见内存挑战并启用新的高机能内存架构，CXL有望成为以数据为中心的较量的下一代互连尺度。

从2019年发布CXL1.0/1.1，到2020年11月发布CXL2.0。

CXL2.0规范实现了机架级其余资源池化。

云较量强调资源能够像水和电一般按需获取，云较量的手艺潮水下，追求分歧资源之间的松耦合，以提高使用效率，实现沟通资源的池化。

同时，也还增加了CXL switch功能，它能够在一个机架内经由一套CXL交流机构建成一个收集。

2022年，Intel发布了CXL 3.0，其功能一向在发生着转变。

新发布的CXL 3.0规范新增了好多特征。

首先，CXL 3.0 竖立在PCIe 6.0规范之上，其速度从32GT提拔到了64GT，在沟通的链路时，带宽翻倍。而且，Latency也没有任何转变。

此外，CXL 3.0新增了对二层交流机的支撑，也就是Leaf spine收集架构，能够更好地对资源进行解耦和池化，做更多的资源池，好比CPU资源池、内存资源池、网卡资源池和加快器资源池等，交流机之间能够构建各类收集拓扑和路由体式。

Memory sharing是非常大的一个亮点，这种能力冲破了某一个物理内存只能属于某一台办事器的限制，在硬件上实现了多机配合接见同样内存地址的能力。能够说，CXL的内存一致性获得很大的增加。

CXL 3.0不只能够更好地在一个机柜内实现较量资源和存储资源的池化息争耦，并且还能够在多个机柜之间竖立更大的资源池，如斯一来，对于云较量办事商的资源治理效率和成本优化都邑带来很大匡助。

可见，在CXL规范演进中最主要的转变与内存有关，因为CXL将解耦内存。在最初的版本中，CXL将内存（或持久内存）与处理器进行点对点保持；CXL2.0引入了交流机，使多达16个主机能够接见多个内存实体，以进一步支撑解耦，从办事器级别提拔到机架级其余保持；CXL3.0手艺使多个主机能够共享内存而无需考虑一致性问题。

总体而言，CXL优势显着，施展在极高兼容性和内存一致性两方面上。

首先，CXL兼容性很高，支撑PCIe接口的处理器根基都能够使用；其次，CXL的一大优势就是内存一致性，CXL可在CPU、GPU、FPGA等之间竖立高速且低延迟的互连，维护内存之间的一致性，连成一个宏大的客栈内存池，共享、互取对方的内存资源，如许能够有效降低延迟，大幅提拔数据运算效率。

此外，CXL还能够向CPU主机处理器添加更多内存，支撑大容量工作负载的机能。

凭借诸多优势，CXL手艺的应用场景非常普遍，个中包罗数据中心、人工智能和处理器互联等范畴。在数据中心范畴，CXL手艺能够将分歧的较量和存储资源进行互联，提高系统机能和效率；在人工智能范畴，CXL手艺能够使GPU和FPGA等加快器更好地与主处理器进行协作，提高AI模型练习和推理的速度；在处理器互联方面，CXL手艺能够实现分歧厂商的处理器之间的互联，提高系统的整体机能和天真性。

尤其是在数据中心范畴，数据中心存在着严重的内存问题。自2012年以来，处理器芯片焦点数量敏捷增进，但每个焦点的内存带宽和容量并没有响应增加，反而有所下降，而且这种趋势还在持续。此外，直连DRAM和SSD之间在延迟和成本方面存在伟大差距。

同时，还有一个致命的问题是，昂贵的内存资源往往行使率很低，这对于资源密集型行业来说问题凸起。 微软透露，办事器总成本的50%来自DRAM，成本伟大，尽管如斯，还有高达25%的DRAM内存被闲置了。

对此，CXL互联和谈在解决内存的成长瓶颈方面价格凸显。

若是用CXL来做池化，意味着单节点办事器能够布置较少的内存，大部门的内存能够从办事器傍边解耦出来，经由CXL手艺，形成一个内存池，保持到多个办事器上。

在使用中，经由Switch将内存动态地分派到有需要的办事器上，从而能够大大提高内存的使用效率，使得数据中心用较低的内存成本，可以知足实际买卖的需求。

在数据中心中，CXL能够应用于以下方面：

• 高机能较量：CXL能够供应比传统PCIe更快的数据传输速度和更低的延迟，从而提高高机能较量的效率和吞吐量。

• 存储加快：CXL能够将存储加快器与主机CPU直接保持，从而实现更快的数据接见和更高的IOPS，提高存储机能。

• AI加快：CXL能够将AI加快器与CPU/GPU/FPGA等处理器直接保持，实现更快的模型练习和推理速度，提高人工智能应用的机能。

• 大规模虚拟化：CXL能够将多个CPU和内存资源组合成一个大规模虚拟化集群，从而提高资源行使率和天真性，并降低虚拟化治理的复杂性。

业界认为，CXL将成为实现下一代数据中心最佳资源行使的重大厘革者。行业机构Yole日前指出，在办事器内存的行业挑战和市场时机下，估计2028年全球CXL市场规模将达到158亿美元。个中DRAM将占CXL市场收入的大部门，到2028年市场收入将跨越125亿美元。

即使有诸多优势，但一个尺度能不克普及起来，要害照样在于有没有厂商跟进。

从今朝整体来看，CXL来势汹汹。在CXL手艺推出的那一年，CXL联盟也随之成立，由英特尔牵头，结合阿里巴巴、戴尔EMC、Meta、谷歌、HPE、华为和微软配合竖立，随后AMD、Arm到场个中。

今朝，CXL联盟扩展出跨越165个成员，几乎涵盖了所有首要的CPU、GPU、内存、存储和收集设备制造商。而在手艺上，从2021年成功“兼并”Gen-Z和Open CAPI后，CXL的崛起势头更加强劲，国表里芯片大厂加快结构。

英特尔：英特尔从一起头就介入了CXL项目，以英特尔第四代至强可扩展处理器Sapphire Rapids为例，其支撑PCIe 5.0、DDR5内存和CXL1.1接口，供应最多80个PCIe 5.0通道，最高支撑1.5TB的DDR5-4800内存。同时，英特尔比来还为Linux 6.2添加了新的CXL2.0代码。此更新引入了很多针对CXL2.0的新功能和增加功能。

AMD：AMD的EPYC Genoa支撑DDR5、PCIe 5.0以及CXL1.1接口。其另一产物Bergamo拥有更高的电源效率和每插槽机能，与Genoa支撑沟通的CPU接口。此外，AMD在钻研会中透露其规划在3~5年内将CXL手艺导入消费级CPU。这意味着会将持久内存手艺带到内存总线上，以进一步提高CPU机能。行使CXL内存模块和系统内存共享大型内存共享池概念，可获更高机能、更低延迟、以及内存扩展功能。

Arm：作为起头在办事器和数据中心上掠取x86份额的架构，Arm天然是早早就起头了CXL的结构，从Neoverse的第二代的产物中，悉数都到场了CXL2.0的支撑。下一代产物线在提拔机能和效率的同时，估计也会增加对CXL3.0的支撑。

三星：在存储财富链中，三星结构最早且最为完美，早在2021年5月就推出了基于DDR5手艺支撑CXL1.1互联尺度的内存模块，并随后发布了首款支撑CXL内存..设计的开源软件解决方案。三星后续又研发出其首款支撑CXL2.0的128GB DRAM，估计将加快下一代存储解决方案的商用化。此外，三星还研发出了业界首款CXL尺度内存语义SSD。此外，三星如今正在构建定制AI芯片，行使包罗内存处理、近内存处理和CXL在内的一系列手艺来解锁机能和效率方面的新门槛。

SK海力士：SK海力士也是一个在CXL配景下频频显现的名字。SK海力士也将于本年量产基于最新的1α节点的DDR5 CXL产物。客岁底，SK海力士还斥地了DDR6 CXL较量存储器解决方案，成为业界第一个在CXL内存芯片中引入较量功能的解决方案。此外，SK海力士还为内存扩展、办事器内存、较量内存等应用场景做好了规划，凭据用户需求进行布置。

美光：美光是CXL市场中最清脆的声音之一。也于本年3月推出了CXL2.0尺度的内存模块，这些模块可为办事器供应更轻易获取的，低成本的DRAM内存。估计会在2024年正式发布。

此外，在支撑CXL的附加卡、背板和内存模块等设备中，还需设置内存扩展掌握器。不难懂得，CXL并非一种新的内存制造手艺，各大内存厂商造出的DDR4、DDR5办事器内存其实不会存在太大转变，但之所以可以经由CXL实现内存扩展，首要靠的照样全新的掌握器芯片。

在这方面， Microchip、Rambus、澜起科技、AsteraLabs等厂商都已经有所结构。

Microchip：2022年8月，Microchip公布扩大旗下串行保持存储掌握器产物声威，推出基于CXL的新型SMC 2000系列智能存储掌握器，使CPU、GPU和SoC可以行使CXL接口保持DDR4或DDR5存储器。该方案可为每个内核供应更大的存储带宽和更高的存储容量，并使现代CPU可以优化应用工作负载，从而降低数据中心的整体总拥有成本。

Rambus：2021年6月，Rambus推出了CXL内存互连规划，并公布与包罗云、系统和内存企业在内的生态系统杀青合作，以加速CXL内存互连解决方案的斥地和落地。昔时10月，Rambus发布了CXL2.0掌握器。Rambus在并购方面也有新进展：2021年6月，Rambus公布完成对AnalogX和PLDA的收购，增加了公司在办事器内存接口芯片方面的领先地位，加快了为下一代数据中心供应立异CXL互连解决方案的路线图。客岁几乎与完善电子同期，Rambus又公布已签署收购Hardent的和谈，该生意为Rambus CXL内存互连规划供应了要害资源，加快了下一代数据中心的CXL处懂得决方案的斥地。

澜起科技：澜起科技发布了首款CXL内存扩展掌握器芯片（MXC），相符CXL 2.0中的Type 3内存扩展器规范，同时支撑到PCIe 5.0的传输速度，兼容DDR4-3200和DDR5-6400的内存。

MXC芯片可以为处理器供应高带宽、低延时的内存接见，实现高效的内存资源共享，降低系统软件栈的复杂度，降低数据中心总体内存的成本。

在三星的发布的首款512GB CXL DRAM内存中，就用到了澜起科技的MXC芯片；SK海力士发布的DDR5 DRAM CXL内存，同样用到了MXC芯片；澜起科技还会与美光合作，推出基于该芯片的CXL内存模组。

本年8月，澜起科技的MXC芯片成功经由了CXL联盟组织的CXL1.1合规测试，被加入CXL官网的合规供给商清单，成为全球首家进入CXL合规供给商清单的MXC芯片厂家。

此外，IBM、Synopsys、Marvell、Astera Labs、MemVerge、世迈科技、威刚和另外多家财富链上粗俗公司也正在积极到场CXL赛道，我们将看到该名单在将来将持续增进。

尽管行业厂商都在鼎力结构CXL，但人人最担心的照样延迟问题。

众所周知，内存离CPU越远，延迟就越高，这就是内存DIMM平日尽或者接近插槽的原因。最大限度的降低延迟是业界一向致力于解决的问题，是以，业界对于CXL手艺也是抱有较高等候。

因为与CPU的距离较远，业界对于PCI-Express以及CXL的延迟性会宽容一些，而对于SRAM、DRAM等则十分严厉。据认识，SRAM响应时间平日在纳秒级，DRAM则一样为100纳秒量级，NAND Flash则高达100微秒级，而自力于CPU外的CXL内存延迟在170-250ns摆布。

各类缓存、内存和存储的延迟对比

（图源：CXL联盟）

作为一个分布式内存，尽管CXL主打的是低延迟，但其与CPU原生的内存、缓存和寄放器比起来，延迟仍然有着必然差距的。

CXL固然在带宽和容量之间找到了很好的定位，但内存延迟问题对于消费市场来说或者影响微乎其微，在数据中心上就会被无限放大。今朝微软Azure、Meta等公司都已经揭橥了一些公开数据，在测试下，20%的负载都没有任何机能影响。这解说大部门负载照样得承受一些小小的牺牲，才能享受CXL带来的优势。

此外值得一提的是，Meta和AMD的两位专家也提出了一个概念，就是对内存进行分层，分为用于实时剖析等要害义务的“热”内存、接见不那么频仍的“暖”内存和用于宏大数据的“冷”内存。“热”内存页面放在原生DDR内存里，而“冷”内存页面则交给CXL内存。

然而在当前的软件分不清楚什么是“热”内存和“冷”内存，原生内存用完后，就起头去占用CXL内存，如斯一来原本作为“冷”内存的CXL，也起头酿成“热”内存。所以今朝最大的挑战就是在把持系统和软件层面，若何检测到“冷”内存页面，将其自动转入CXL内存里，为原生内存留出空间。

Meta和AMD透露，他们已经在斥地响应的软硬件手艺。

面临行业这一担忧，从当前办事器市场情形来看，低焦点数的CPU依然会持续使用原生DDR通道来设置DIMM内存。而只有高焦点数CPU上，再凭据系统成本、容量、功耗和带宽等参数来天真应用CXL内存，因为这才是CXL的焦点优势。

将来，我们将看到更多支撑CXL的手艺推向市场，CXL将持续为高机能存储助力，并大规模布置。

数据的爆炸式增进促使较量行业起头冲破性的架构改变，从基本上改变数据中心的机能、效率和成本。为了持续提高机能，办事器正越来越多地转向异构较量架构。

IDC估计，在2024年全球每年所发生的数据量会高达160ZB，若何处理这些数据是一个非常大的挑战。

对此，CXL手艺的显现不光供应了高速传输，还支撑内存共享和虚拟化，使设备之间的协作加倍慎密高效。

作为一项极新的手艺，CXL成长可谓非常敏捷，曩昔四年时间CXL已经推出了1.0/1.1、2.0、3.0多个版本，而且有着非常清楚的手艺成长路线图。跟着各大厂家对CXL手艺结构的愈发完美，一幅关于将来数据中心范畴的成长图景也愈发清楚。

各大厂商积极结构CXL，拥抱大AI时代。

免责声明：文章内容系作者小我概念，半导体芯闻转载仅为了传达一种分歧的概念，不代表半导体芯闻对该概念赞许或支撑，若是有任何贰言，迎接关联我们。